PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-030487

(43)Date of publication of application: 28.01.2000

(51)Int.CI.

G11C 29/00 G11C 11/401 H01L 27/10

(21)Application number: 10-201613

(71)Applicant: HITACHI LTD

(22)Date of filing:

16.07.1998

(72)Inventor: HASHIMOTO TAKESHI


NAKAI KIYOSHI **ITO YUTAKA**

(54) SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the reliability by enhancing the product yield of a dynamic tape RAM, etc., provided with a lot of banks and by achieving a memory module of the dynamic type RAM, etc., which cannot be accessed to.

SOLUTION: A dynamic type RAM, etc., provided with a lot of banks BNK0-BNKn containing redundant elements for defect relief is provided with a bank- enable register BR in which each of the banks detects more defective elements than the number of redundant elements to be installed and stores the unrelievable and unaccessible state and product-ships the dynamic RAM, etc., as mostly good memories. Moreover, prescribed pieces of this are combined in a chip state to form a memory module, this module is provided with a memory controller in which the memory contents of the bank-enable register BR of the each dynamic RAM, etc., are read and the address allocation is performed to the each bank and the each dynamic RAM, etc., is provided with a bank



selecting circuit BS which selectively prohibits access to the each bank according to the storage contents of the bank-enable register BR.

24

(19) 日本国特許厅 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-30487

(P2000-30487A) (43)公開日 平成12年1月28日(2000.1.28)

(51) Int. CI.	識別記号	Fl			7-7])'(参考)
G11C 29/00	605	G11C 29/00	605	C	58024	
11/401		H01L 27/10	311		5F083	
HO1L 27/10	311	G11C 11/34	362	Ħ	5L106	
			371	D		•
•		審資請求 未請求	建 建水道 (り数 6	0 L	(全14頁)

(21) 出願番号	特願平10-201613	(71)出版人 00000510B
		株式会社日立製作所
(22) 出願日	平成10年7月16日(1998.7.16)	東京都千代田区神田駿河台四丁目6番地
		(72)
	•	東京都青梅市新町六丁目16番地の3 株式
		会社日立製作所デバイス開発センタ内
		(72) 発明者 中井 潔
		東京都肯梅市新町六丁目16番地の3 株式
		会社日立製作所デバイス開発センタ内
		(74) 代理人 100081938
		弁理士 徳若 光政

最終頁に続く


(54) 【発明の名称】半導体記憶装置

(57)【要約】 (修正有)

【課題】 多数のパンクを備えるダイナミック型RAM 等の製品歩留りを高め、アクセス不能なダイナミック型 RAM等のメモリモジュールを実現し、信頼性を高め る。

【解決手段】 欠陥救済用の冗長素子を含む多数のパンクBNKO~BNKnを備えるダイナミック型RAM等に、各バンクが冗長素子の設置数より多い欠陥素子を検出し、救済不能でアクセス不能状態を記憶するパンスを開てアクセス不能状態を記憶するパンスタBRを設け、該ダイナミック型RAM等を、モーストリ・グッド・メモリとして製品出荷する。また、該を所定数個、チップ状態で組合わせメAM等を、モーストリ・グッド・メモリとして製品出荷を開放し、該に、各ダイナミック型RAM等に、バンクイネーブルレジスタの記憶内容に従い各パンクにアドレス割当てを行うメモリコントローラを設け、各ダイナミック型RAM等に、バンクイネーブルレジスタBRの記憶内容に従い各パンクに対するアクセスを選択的に禁止するパンク選択回路BSを設ける。

動1 ダイナミック世界AMのプロック構成(実施例1)



特開2000-30487

2

【特許請求の節囲】

【請求項1】 実質的なロウアドレスの保持手段及びデコーダ手段をそれぞれ含み、ワード線選択動作をそれぞれ独立に行いうる複数のパンクと、

.1

該パンクのそれぞれが障害によりアクセス不能な状態に あることを記憶するバンクイネーブルレジスタとを具備 することを特徴とする半導体記憶装置。

【請求項2】 請求項1において、

上記パンクは、欠陥救済のための冗長素子をそれぞれ含み、かつ、該冗長素子による欠陥救済が不能となったと 10 きそれぞれ選択的に上記アクセス不能な状態とされるものであることを特徴とする半導体記憶装置。

【請求項3】 請求項1又は請求項2において、

上記パンクイネーブルレジスタの記憶内容は、必要に応じて外部のアクセス装置に出力しうるものとされることを特徴とする半導体記憶装置。

【請求項4】 請求項1. 請求項2又は請求項3において、

上記パンクイネーブルレジスタは、上記パンクのそれぞ 型RAMに設けられるパンクのそれぞれは、ワード線 れに対応して設けられる複数の単位パンクイネーブルレ 20 択用のロウアドレスを保持するロウアドレスレジスタジスタを含むものであって、 と ロウアドレスをデュービュスを含むものであって、

該単位パンクイネーブルレジスタのそれぞれは、対応する上記パンクがアクセス不能な状態にあるとき選択的に 切断状態とされるヒューズを含むものであることを特徴 とする半導体記憶装置。

【請求項5】 請求項1、請求項2、請求項3又は請求項4において、

上記パンクのそれぞれに対するアクセスは、上記パンクイネーブルレジスタの対応する記憶内容に従ってそれぞれ選択的に禁止しうるものとされることを特徴とする半 30 導体記憶装置。

【請求項6】 請求項1、請求項2、請求項3、請求項4又は請求項5において、

上記半導体記憶装置は、それぞれ1個のチップ面上に形成されるものであり、チップ状態の所定数個をもってメモリモジュールを構成するものであって、

該メモリモジュールは、上記所定数個の半導体記憶装置 の上記パンクイネーブルレジスタの記憶内容を読み出 し、アドレス割り当てを行うメモリコントローラを具備 するものであることを特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体記憶装置に関し、例えば、多数のパンクを備えるダイナミック型RAM (ランダムアクセスメモリ) 等ならびにその製品歩留りの向上に利用して特に有効な技術に関するものである。

[0002]

【従来の技術】直交して配置されるワード線及びビット 線ならびにこれらのワード線及びピット線の交点に格子 50 配置されるダイナミック型メモリセルを含むメモリアレイをその基本構成要素とするダイナミック型RAM等の半導体配憶装置がある。また、このようなダイナミック型RAM等のク型RAM等のメモリアレイに所定数の冗長ワード線及び冗長ピット線を設け、これらの冗長ワード線及び冗長ピット線を障害が検出されたワード線又はビット線と選択的に置き換えることによりダイナミック型RAM等の製品歩留りを高めるいわゆる欠陥救済方式が知られている。

【0003】一方、近年における半導体集積回路の微細化・高集積化技術の進歩は目覚ましく、ダイナミック型RAM等もその恩恵を受けて大容量化・大規模化の一分型RAM等もその恩恵を受けて大容量化・大規模化のAM等もその恩恵を受けて大容量化・大規模化のAM等した。また、このような中、ダイナミック型RAMで設立して、メモリアレクでは、列アクセスには多数のバンクに分割してでありり、例えるダインのの名のでは16個といった比較的多数のバンクを備えまずるといった比較的多数のがシクを備えまずる。以前では、カードレスを指することをインクのそれでは、ワードルスを保持するロウアドレスを保持するロウアドレスをデコードして指定では、ワード線の選択動作がそれでは、ワード線の選択動作がそれでは、カード線が同時に選択状態とされる。

[0004]

【発明が解決しようとする課題】本願発明者等は、この発明に先立って、上記のような多パンク型ダイナミック型RAMの開発に従事し、次の問題点に気付いた。するわち、このダイナミック型RAMは多数のパンクを備え、これらのパンクのそれぞれは、欠陥救済のための所定数の冗長ワード線及び冗長ビット線による欠陥救済といったとして行われるため、いずれかのパンクを単位として行われるため、いずれかのパンクを単位として行われるため、いずれかのパンクを単位として行われるため、いずれかのパンクに使用されない冗長ワード線又はビット線が出た場合、他のパンクに使用されない冗長ワード線又はビット線が正元長ビット線が残されていたとしてもこれを救済することができない。この結果、ダイナミック型RAMは不良品となって出荷できず、これによってダイナミック型RAMの製品も留りが低下する。

【0005】この発明の目的は、多数のパンクを備えるダイナミック型RAM等の製品歩留りを高めることにある。この発明の他の目的は、アクセス不能なダイナミック型RAM等を例えばチップ状態で組み合わせて構成しうるメモリモジュールを実現し、メモリモジュールの信頼性を高めることにある。

【0006】この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。

[0007]

4

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、次 の通りである。すなわち、欠陥救済用の冗長素子をそれ ぞれ含む多数のパンクを備えるダイナミック型RAM等 に、各バンクが例えば冗長素子の設置数より多い欠陥素 子が検出され、救済不能となってアクセス不能な状態と なったことを記憶するバンクイネーブルレジスタを設け るとともに、アクセス不能となったバンクを含むダイナ ミック型RAM等を、モーストリ・グッド・メモリ(M GM: Mostly Good Memory) ELT 10 製品出荷する。また、このようなダイナミック型RAM 等を所定数個、チップ状態で組み合わせてメモリモジュ ールを構成し、このメモリモジュールに、各ダイナミツ ク型RAM等のパンクイネーブルレジスタの記憶内容を 読み出し、各ダイナミック型RAM等の各パンクにアド レス割り当てを行うメモリコントローラを設ける。さら に、各ダイナミック型RAM等に、パンクイネーブルレ ジスタの記憶内容に従って各パンクに対するアクセスを 選択的に禁止するパンク選択回路を設ける。

3

【〇〇〇8】上記した手段によれば、アクセス不能とな 20 ったパンクを含むダイナミック型RAM等を製品出荷し、ダイナミック型RAM等の製品歩留りを高めることができる。また、このようなダイナミック型RAM等を任意なアドレス割り当てで組み合わせ、所望の記憶容量を有するメモリモジュールを容易に構成することができるとともに、メモリモジュールの信頼性を高めることができる。

[0009]

【発明の実施の形態】図1には、この発明が適用された ダイナミック型RAMの第1の実施例のブロック図が示 30 されている。間図をもとに、この実施例のダイナミック型RAMの構成及び動作の概要について説明する。な
お、図1の各ブロックを構成する回路素子は、特に制限 されないが、公知のMOSFET (金属酸化物半導体型 電界効果トランジスタ。この明細書では、MOSFET をして絶縁ゲート型電界効果トランジスタの総称とする)集積回路の製造技術により、単結晶シリコンのような1個のチップ(半導体基板)面上に形成される。また、バンクBNKO~BNKnのメモリアレイMARYのリブメモリアレイは、実際にはシェアドセンス方式をとり、メモリアレイは、実際にはシェアドセンス方式をとり、メモリアレイに、実際にはシェアドセンス方式をとり、メモリアレイに、実際にはシェアドセンス方式をとり、メモリアレイに、実際にはシェアドセンス方式をとり、メモリアレイに分割されるが、このことは本発明の主旨に直接関係ないため、簡素化して示した。

【0010】図1において、この実施例のダイナミック型RAMは、n+1個のパンクBNKの~BNKnを備え、各バンクは、そのレイアウト面積の大半を占めて配置されるメモリアレイMARYと、周辺回路たるロウアドレスレジスタRA、ロウアドレスデコーダRD、センスアンプSA、カラムアドレスデコーダCDならびにライトアンプWA及びメインアンプMAとをそれぞれ備え 50

る。

【0011】パンクBNKO~BNKnを構成するメモリアレイMARYは、図の垂直方向に平行して配置される所定数のワード線ならびに欠陥牧済用の所定数の冗長ワード線と、水平方向に平行して配置される所定数組の冗長ビット線とをそれぞれ含む。これらのワード線及びビット線の交点には、情報蓄積キャパシタ及びアドレス選択MOSFETからなる多数のダイナミック型メモリセルがそれぞれ格子状に配置される。

【0012】バンクBNKO~BNKnのメモリアレイ MARYを構成するワード線及び冗長ワード線は、対応 するロウアドレスデコーダRDに結合され、それぞれ択 一的に選択状態とされる。バンクBNKO~BNKnの ロウアドレスデコーダRDには、対応するロウアドレス レジスタRAから所定ピットの内部Xアドレス信号がそ れぞれ供給されるとともに、タイミング発生回路TGか ら内部制御信号RGが共通に供給される。また、各バン クのロウアドレスレジスタRAには、アドレスパッファ ABから所定ビットのメアドレス信号が共通に供給され るとともに、タイミング発生回路TGから内部制御信号 RLが共通に供給される。さらに、アドレスパッファA Bには、外部のアクセス装置からアドレス入力端子A○ ~Aiを介してi+1ピットのアドレス信号AO~Ai が供給されるとともに、タイミング発生回路TGから図 示されない内部制御信号CEが供給される。

【0013】アドレスパッファABは、外部のアクセス 装置からアドレス入力端子A0~Ajを介して供給さって 取り込み、入力アドレス信号としてパンクアドレスに信号としてパンクアドレスに受け、パンクアドレスレジスタ BAには、さらにタイミング発生回路では、パンク選択回路BSに供給される。

【0014】パンクアドレスレジスタBAは、アドレスパッファABを介して入力されるパンクアドレス信号を内部制御信号BLに従って取り込み、保持するとともに、内部パンクアドレス信号としてパンク選択回路BSは、パンク選択回路BSは、パンクアドレスレジスタBAから供給される内部パンクアドレスの母をデコードして、パンク選択信号BSO~BSnのパンク選択信号BSO~BNKnにそれぞれ供給され、その周辺回路たるロウアドレスレジスタRA、ロウアドレスデコーダRD.

特開2000-30487

5

カラムアドレスデコーダCD、センスアンプSAならび にライトアンプWA及びメインアンプMA等を選択的に 動作状態とするための駆動選択信号として用いられる。 【〇〇15】実質的なロウアドレスの保持手段たるロウ アドレスレジスタRAは、バンク選択信号BS0~BS nの対応するビットがハイレベルとされるとき、アドレ スパッファABから伝達されるXアドレス信号を内部制 御信号RLに従って取り込み保持するとともに、これら のメアドレス信号をもとに内部メアドレス信号を形成 し、対応するロウアドレスデコーダRDに供給する。ま 10 た、デコード手段たるロウアドレスデコーダRDは、内 部制御信号RGがハイレベルとされかつバンク選択信号 BSO~BSnの対応するピットがハイレベルとされる ことでそれぞれ選択的に動作状態となり、対応するロウ アドレスレジスタRAから供給される内部Xアドレス億 号をデコードし、あるいは各冗長ワード線に割り当てら れた不良アドレスと比較照合して、対応するメモリアレ イMARYの指定されたワード線又は冗長ワード線を択 一的に選択状態とする。これにより、バンクBNKO~ BNKnは、そのロウアドレスレジスタRAにそれぞれ 20 異なる×アドレス信号を取り込み、それぞれ独立したワ 一ド線選択動作を行うことができる。

【0016】次に、パンクBNK0~BNKnのメモリ アレイMARYを構成する柑楠ビット線及び冗長ビット 線は、対応するセンスアンプSAにそれぞれ結合され る。各パンクのセンスアンプSAには、対応するカラム アドレスデコーダCDから図示されない所定ピットのビ ット線選択信号及び冗長ビット線選択信号がそれぞれ供 給され、タイミング発生回路TGから内部制御信号PA 及び図示されない内部制御信号PCが共通に供給され る。また、パンクBNKO~BNKnのカラムアドレス デコーダCDには、カラムアドレスレジスタCAから所 定ビットの内部Yアドレス信号が共通に供給され、タイ ミング発生回路TGから内部制御信号CGが共通に供給 される。カラムアドレスレジスタCAには、アドレスパ ッファABから所定ピットのYアドレス偏号が供給さ - れ、タイミング発生回路TGから内部制御償号CL及び 図示されない内部クロック信号CUが供給される。

- 【0017】カラムアドレスレジスタCAは、内部クロック信号CUに従って歩進動作を行うパイナリーカウン 40 タを含む。このパイナリーカウンタは、アドレスバッファABから供給されるYアドレス信号を内部制御信号CLに従って取り込み、保持するとともに、これらのYアドレス信号を計数初期値として内部クロック信号CUに従った歩進動作を行い、内部Yアドレス信号を順次形成して、パンクBNKO~BNKnのカラムアドレスデコーダCDに供給する。

【OO18】パンクBNKO〜BNKnのカラムアドレスデコーダCDは、内部制御信号CGがハイレベルとされかつパンク選択信号BSO〜BSnの対応するビット 50

がハイレベルとされることで選択的に動作状態となり、カラムアドレスレジスタCAから供給される内部Yアドレス信号をデコードし、あるいは各冗長ビット線に割り当てられた不良アドレスと比較照合して、ピット線選択信号又は冗長ビット線選択信号の対応するピットを択っ的にハイレベルとする。

[0019] パンクBNKO~BNKnのセンスアンプ SAは、メモリアレイMARYの各相補ピット線に対応 して設けられる所定数の単位回路を含み、これらの単位 回路のそれぞれは、ピット線プリチャージ回路、単位増 幅回路ならびに一対のスイッチMOSFETを含む。こ のうち、各単位回路のビット線プリチャージ回路は、内 部制御信号PCのハイレベルを受けて選択的にかつ一斉 に動作状態となり、メモリアレイMARYの対応する相 補ビット線の非反転及び反転信号線をそれぞれ所定の中 間電位にプリチャージする。また、各単位回路の単位増 幅回路は、内部制御信号PAがハイレベルとされかつバ ンク選択信号BS0~BSnの対応するビットがハイレ ベルとされることで選択的にかつ一斉に動作状態とな り、対応するメモリアレイMARYの選択ワード線に結 合された所定数のメモリセルから対応する相補ビット線 を介して出力される微小読み出し信号をそれぞれ増幅し て、ハイレベル又はロウレベルの2値続み出し信号とす

【0020】一方、センスアンプSAの各単位回路のスイッチMOSFETは、カラムアドレスデューダCDがCDがは、カラムアドレスデューが設択信号又は冗長ビット線選択信号又は冗長ビット線選択信号では、メモリアとされるビットが択一的にオン状態となり、メモリアになり、メモリアになり、メモリアには、イント線と相補共通データ線でDOBを、合わせて相補共通データ線でDOBを、合わせて相補共通データ線でDOBを、合わせて相補共通データ線でDOBを表す。また、それが有効とされるによるにまを付して表す。以下同様)との間を選択的に接続状態とする。

【0021】相補共通データ線CDO*~CDk*は、ライトアンプWA及びメインアンプMAに結合される。ライトアンプWAは、その他方において書き込みデファーパスWDBO~WDBkを介してデータ入力がつって記録され、メインアンプMAは、その他方にボータバスにおデータバスRDBO~RDBに行っていたが、スRDBO~RDBに行っていたが、カータの場に結合される。各が、カータのラータのでは、対していたがあるは、相補共通でデータンプ及びメインアンプを備え、データンプ及び単位メインアンプを備え、データンプ及びデータ出力がツファのB及びデータ出力がツファのB及びデータ出力がツファとは上では、データとは、データンプ及び単位メインアンプを備える。

(5)

特開2000-30487

7

【〇〇22】バンクBNKO~BNK COライトアンプWAの各単位ライトアンプの出力端子ならびにメインアンプMAの各単位メインアンプの出力端子は、対応する相補共通データ線CDO*~CDk*にそれぞれ共通結合される。また、ライトアンプWAの各単位ライトアンプの入力端子は、響き込みデータバスWDBO~WDB kを介してデータ入力パッファ1Bの対応する単位入力がシークの出力端子に結合される。データ入力パッファの出力端子には、読み出しデータの日のでする単位出力バッファの出力端子に結合でれる。データ入力パッファ1Bの各単位入力パッファの入力端子及びデータ出力パッファの日力端子に入力パッファの出力端子に対応するデータ入出の各単位出力パッファの出力端子に対応するデータ入出がジークとにそれぞれ共通結合される。

【〇〇23】ライトアンプWAの各単位ライトアンプには、タイミング発生回路TGから内部制御信号WPが共通に供給され、メインアンプMAの各単位メインアンプには図示されない内部制御信号RPが供給される。また、データ入力パッファ1Bの各単位入力パッファには、タイミング発生回路TGから図示されない内部制御信号CEが共通に供給され、データ出力パッファOBの各単位出力パッファには図示されない内部制御信号OCが共通に供給される。

【0024】データ入力パッファ1Bの各単位入力パッ ファは、ダイナミック型RAMが書き込みモードで選択 状態とされるとき、内部制御信号CEのハイレベルを受 けて選択的に動作状態となり、外部のアクセス装置から データ入出力端子D0~Dkを介して入力されるk+1 ピットの書き込みデータを取り込み、保持するととも に、書き込みデータパスWDBO~WDBkを介してパ ンクBNKO~BNKnのライトアンプWAの対応する 単位ライトアンプに伝達する。このとき、ライトアンプ WAの各単位ライトアンプは、内部制御信号WPがハイ レベルとされかつパンク選択信号BSO~BSnの対応 するビットがハイレベルとされることで選択的に動作状 態となり、データ入力パッファ1日から伝達される書き 込みデータを所定の相補書き込み信号とした後、相補共 通データ線CDO*~CDk*を介してメモリアレイM ARYのk+1個の選択メモリセルに書き込む。

【0025】一方、各バンクのメインアンプMAの各単位メインアンプは、ダイナミック型RAMが誘み出しモードで選択状態とされるとき、内部制御信号RPがハイレベルとされかつパンク選択信号BSO~BSnの対応するピットがハイレベルとされることで選択的に動作状態となり、メモリアレイMARYの選択されたk+1値のメモリセルから相補共通データ線CDO*~CDk*を介して出力される読み出し信号を増幅した後、読み出しデータパスRDBO~RDBkを介してデータ出力パッファOBの対応する単位出力パッファに伝達する。こ

のとき、データ出力パッファOBの各単位出力バッファは、内部制御信号OCのハイレベルを受けて選択的に動作状態となり、メインアンプMAから供給される読み出しデータをデータ入出力端子DO~Dkを介して外部に出力する。

8

【0028】この実施例において、ダイナミック型RAMは、さらに、パンクイネーブルレジスタBRを備える。このパンクイネーブルレジスタBRには、タイトング発生回路TGから内部制御信号BRRが供給され、ロカウルではみ出しデータバスRDB0~RDBkに出力される。なお、内部制御信号BRRは、通常つまりダイルとれる。なお、内部制御信号BRRは、通常つまりがルルシインが非選択状態とされるときロウレベルとされるとき、所定のタイミングで選択的にハイレベルとされる。

【OO27】バンクイネーブルレジスタBRは、バンク BNKO~BNKnに対応して設けられるn+1個の単 20 位パンクイネーブルレジスタを含み、これらの単位パン クイネーブルレジスタのそれぞれは、例えばその検査工 程において対応するパンクBNKO~BNKnに冗長ワ 一ド線又は冗長ビット線の設置数を超える欠陥ワード線 又は欠陥ピットが検出され、救済不能となってアクセス 不能な状態となったとき選択的に切断される 1 個のヒュ ーズと、ダイナミック型RAMがパンクイネーブルレジ スタ読み出しモードとされ内部制御信号BRRがハイレ ベルとされるとき対応するヒューズの切断状態を論理信 号に置き換え、パンクイネーブル信号日R0~BRnと 30 して読み出しデータパスRDBO~RDBkに出力する クロックドインバータとを含む。これらのパンクイネー ブル恒号BR0~BRヵは、銃み出しデータバスRDB 〇~RDBkからデータ出力パッファOBならびにデー タ入出力端子D0~Dkを介して外部のアクセス装置に 出力される。

【0028】これにより、この実施例のダイナミック型 RAMは、アクセス不能な状態となったパンクを含みつ つ、モーストリ・グッド・メモリとして製品出荷するこ とができるとともに、外部のアクセス装置は、バンクイ ネーブルレジスタ読み出しモードによってダイナミック 40 型RAMの各パンクがアクセス可能な状態にあるかどう かを識別することができる。この結果、ダイナミック型 RAMの製品歩留りを高めることができるとともに、こ れらのダイナミック型RAMを所定数個、チップ状態で 組み合わせ、所望の記憶容量を有するメモリモジュール を構成することができる。なお、ダイナミック型RAM のパンクイネーブルレジスタBR及びダイナミック型R AMを組み合わせてなるメモリモジュールの具体的構成 及び動作ならびにその特徴等については、後で詳細に説 明する。

- 5 -

(6)

特別2000-30487

【0029】タイミング発生回路TGは、外部のアクセス装置から起動制御信号として供給されるロウアドレスストローブ信号RASB、カラムアドレスストローブ信号CASBならびにライトイネーブル信号WEBをもとに上記各種内部制御信号等を選択的に形成し、ダイナミ

ック型RAMの各部に供給する。

【0030】図2には、図1のダイナミック型RAMに含まれるパンクイネーブルレジスタBRの一実施例の回路図が示されている。本図をもとに、この実施例のダイナミック型RAMに含まれるパンクイネーブルレジスタ 10 BRの具体的構成及び動作を説明する。なお、パンクイネーブルレジスタBRに関する以下の記述では、単位パンクイネーブルレジスタUBROをもって単位パンクイネーブルレジスタUBROをもって単位パンクイネーブルレジスタUBRO~UBRnを説明する。また、以下の回路図において、図示されるMOSFETはすべてNチャンネルMOSFETである。

【〇〇31】図2において、バンクイネーブルレジスタ BRは、バンクBNKO~BNKnに対応して設けられ るn+1個の単位パンクイネーブルレジスタUBR0~ UBRnを備え、これらの単位パンクイネーブルレジス 20 タのそれぞれは、単位パンクイネーブルレジスタUBR Oに代表されるように、1個のヒューズF1を含む。こ のヒューズF1の上部端子は回路の電源電圧に結合さ れ、その下部端子は、2個のNチャンネルMOSFET N1及びN2を介して回路の接地電位に結合されるとと もに、インパータV1の入力端子に結合される。MOS FETN1のゲートは回路の電源電圧に結合され、MO SFETN2のゲートはインバータV1の出力端子に結 合される。インパータV1の出力端子は、さらにクロッ クドインパータG1の入力端子に結合され、このクロッ 30 クドインパータG 1の出力信号は、対応するパンクイネ ーブル信号BRO~BRnとしてデータ出力パッファロ Bつまり読み出しデータバスRDBO~RDBkに出力 される。

【0032】単位パンクイネーブルレジスタUBRO~UBRNを構成するクロックドインパータG1の非反転制御端子には、タイミング発生回路TGから内部制御信号BRRが共通に供給され、その反転制御端子には、内部制御信号BRRのインパータV2による反転信号が共通に供給される。これにより、各単位パンクイネーブル 40レジスタのクロックドインパータG1は、内部制御信号BRRのハイレベルを受けて選択的に伝達状態となり、その入力信号つまりインバータV1の出力信号を論理反転してパンクイネーブル信号BRO~BRNとする。

【0033】この実施例において、パンクイネーブルレジスタBRの単位パンクイネーブルレジスタUBRO~UBRnを構成するとューズF1は、前述のように、例えばその検査工程において対応するパンクBNKO~BNKnに冗長ワード線又は冗長ビット線の設置数を超える欠陥ワード線又は欠陥ビットが検出され、教済不能と 50

なってアクセス不能な状態となったとき選択的に切断状態とされる。また、内部制御信号BRRは、ダイナミック型RAMがパンクイネーブルレジスタ読み出しモードとされるとき、所定のタイミングでハイレベルとされる。

10

【0034】対応するパンクBSO〜BSnがアクセス可能な状態にありヒューズF1が切断状態にないとき、パンクイネーブルレジスタBRの単位パンクイネーブルレジスタUBRO〜UBRnでは、インパータV3の入力信号がハイレベルとなり、その出力信号はロウレベルとなる。したがって、ダイナミック型RAMがパンクイネーブルレジスタ読み出しモードとされ内部制御信号BRがハイレベルとされるとき、対応するクロックドインパータG1の出力信号つまりパンクイネーブル信号BRO〜BRnはそれぞれハイレベルとなる。

【0035】一方、対応するパンクBSO~BSnがアクセス不能な状態となり対応するヒューズF1が切断状態とされると、パンクイネーブルレジスタBRの単位パンクイネーブルレジスタUBRO~UBRnでは、インパータV1の入力信号がロウレベルとなり、その出力信号はハイレベルとなる。したがって、ダイナミック型RAMがパンクイネーブルレジスタ読み出しモードとされ内部制御信号BRRがハイレベルとされるとき、対応するクロックドインバータG1の出力信号つまりパンクイネーブル信号BRO~BRnはロウレベルとなる。

【0036】以上のことから、パンクイネーブルレジス タBRは、ダイナミック型RAMのパンクBNKO~B NKnがアクセス不能となったことを記憶する不揮発性 メモリとして作用するとともに、内部制御鑑号BRRの ハイレベルを受けて選択的に単位パンクイネーブルレジ スタUBRD~UBRnの記憶内容を読み出し、バンク イネーブル信号日RO~BRnとして外部のアクセス技 置に出力すべく作用する。また、外部のアクセス装置 は、読み出されたパンクイネーブル信号BRO~BRn をもとに、ダイナミック型RAMのパンクBNKO~B NKnがアクセス可能な状態にあるかどうかを容易に判 定でき、これによってダイナミック型RAMのアクセス 不能となったバンクに対するアクセスを停止できるとと もに、これらのダイナミック型RAMを所定数個、チッ プ状態で組み合わせ、所望の記憶容量を有するメモリモ ジュールを容易に構成できるものとなる。

【〇〇37】図3には、図1のダイナミック型RAMを含むメモリモジュールの一実施例のブロック図が示されている。本図をもとに、この実施例のメモリモジュールの具体的構成及び動作ならびにその特徴について説明する。

【0038】図3において、メモリモジュールは、チップ状態で組み合わされるm+1個のダイナミック型RAM(DRAMO~DRAMm)と、これらのダイナミック型RAMに共通に設けられる1個のメモリコントロー

(7)

特開2000-30487

11

うMCTLとを備える。このうち、メモリコントローラ MCTLには、前段の図示されない中央処理装置等から データバスDB0~DBkを介してk+1ピットのデー タDBO~DBkが入力又は出力される。また、コントロールパスとなるアドレスストローブ信号線ASB及びリードライト信号線R/WBを介してアドレスストローブ信号ASB及びリードライト信号R/WBがそれぞれ 供給され、アドレスバスABO~ABpを介してp+1ピットのアドレス信号ABO~ABpが供給される。

【0039】一方、ダイナミック型RAM(DRAMO 10 ~DRAMm) のデータ入出力端子DO~Dkには、メ モリコントローラMCTLからk+1ビットのデータが 共通に入力又は出力され、そのアドレス入力端子AO~ Ajには、j+1ビットのアドレス個号AO~Ajが共 通に供給される。また、各ダイナミック型RAMの外部 端子RASiB及びCASiBには、メモリコントロー ラMCTしから対応するロウアドレスストローブ信号R ASOB~RASmBならびにカラムアドレスストロー ブ信号CASOB~CASmBがそれぞれ供給され、そ の外部端子WEBには、ライトイネーブル信号WEBが 20 共通に供給される。言うまでもなく、ダイナミック型R AM (DRAMO~DRAMm) は、対応するロウアド レスストローブ信号RASOB~RASmBあるいはカ ラムアドレスストローブ信号CASOB~CASmBに 従って選択的に指定され、活性状態とされる。

【〇〇4〇】この実施例において、メモリモジュールを 構成するダイナミック型RAM(DRAMD~DRAM m)は、前述のように、n+1個のパンクBNKO~B NKnをそれぞれ備え、その全部又はいくつかは、例え ば冗長ワード線又は冗長ビット線の設置数を超える欠陥 ば冗長ワード線又は冗長ビット線の設置数を超える欠陥 プード線又は欠陥ビットが検出されアクセス不能な状態 となったパンクを含むモーストリ・グッド・メモリBN となっまた、各ダイナミック型RAMは、パンクBNKにあるか どうかを記憶するパンクイネーブルレジスタBRの記憶内容を嫌 え、このパンクイネーブルレジスタBRの記憶内容を読 み出し、データ入出力端子DO~Dkから出力しうるパ ンクイネーブルレジスタ読み出しモードを有する。

【 O O 4 1 】 このため、メモリモジュールのメモリコントローラMCTLは、まずその電源投入当初、ダイナミ 40ック型RAM(DRAMO~DRAMM)をパンクイネーブルレジスタ読み出しモードでアクセスし、各ダイナミック型RAMのどのパンクがアクセス可能な状態であるかを判定する。また、これらの情報をもとに、アドレス信号ABO~ABpで指定されるアドレス空間を各ダイナミック型RAMの各バンクに順次無駄なく割り当て、ロウアドレスストローブ信号RASOB~RASMBならびにカラムアドレスストローブ信号CASのB~CASMBと対応付けるべく図示されないアドレステーブルに書き込む。そして、前段の中央処理装置によりア 50

ドレスストローブ信号ASBがロウレベルとされ、かつアドレス信号ABO~ABpの上位所定ピットとして入力されるデバイスコードがメモリモジュールに与えられた組み合わせとされることで選択的にダイナミック型RAM(DRAMO~DRAMm)に対する通常アクセスを開始し、リードライト信号R/WBに従って選択的に読み出し又は書き込み動作を実行する。

12

【OO42】以上のように、この実施例のメモリモジュールは、そのパンクBNKO~BNKnのいずれかがアクセス不能な状態とされモーストリ・グッド・メモリとして製品出荷されたダイナミック型RAMの各パンククセスを変がで組み合わせて構成されたにもかかわらず、各ダイナミック型RAMの各パンクリセス可否状態を読み出したメモリコントローが行われる。この結果、ダイナミック型RAMの製品ができるとともに、モースク型RAMの製品ができるとともに、モースク型RAMの製品ができるとともに、モースク型RAMの製品ができるとともに、ボナミック型RAMの製品がで組みることができるオモリとして製品出てで組み合わせ、所望の記憶容を有するメモリモジュールを容易に構成することができるものである。

【0043】図4には、この発明が適用されたダイナミ ック型RAMの第2の実施例のブロック図が示され、図 5には、図4のダイナミック型RAMに含まれるバンク イネーブルレジスタBRの一実施例の回路図が示されて いる。なお、この実施例のダイナミック型RAMは、前 記図1及び図2の実施例を基本的に踏襲するものである ため、これと異なる部分についてのみ説明を追加する。 【〇〇44】図4において、この実施例のダイナミック 型RAMは、n+1個のパンクBNKO~BNKnと、 パンウィネーブルレジスタBR及びパンク選択回路BS とを備える。このうち、パンクイネーブルレジスタBR の一方の出力信号は、バンクイネーブル信号BRO~B Rnとして、読み出しデータパスRDBO~RDBkを 介してデータ出力パッファOBに供給され、その他方の 出力信号は、パンクイネーブル信号BEO~BEnとし てパンク選択回路日Sに供給される。パンクイネーブル レジスタBRには、タイミング発生回路TGから内部制 御信号BRRが供給され、パンク選択回路BSには、パ ンクアドレスレジスタ日Aから所定ピットのパンクアド レス個号が供給される。

【0045】この実施例において、パンクイネーブルレジスタBRは、図5に示されるように、パンクBNKO~BNKnに対応して設けられるn+1個の単位パンクイネーブルレジスタUBRO~UBRnを備え、これらの単位パンクイネーブルレジスタのそれぞれは、図の単位パンクイネーブルレジスタUBROに代表して示されるように、その入力端子がインパータV1の出力端子に結合されたインパータV3を含む。このインバータV3

13

の出力信号は、パンクイネーブル信号BEO〜BEnとしてパンク選択回路BSに供給される。これにより、バンクイネーブル信号BEO〜BEnは、対応するパンクBNKO〜BNKnがアクセス可能な状態にあり対応するヒューズF1が切断状態にないときハイレベルとされ、対応するパンクBNKO〜BNKnがアクセス不能な状態にあり対応するヒューズF1が切断状態にあるときロウレベルとされるものとなる。

【0046】一方、パンク選択回路BSは、バンクアド レスレジスタ日Aから供給される内部パンクアドレス億 10 - 号をデコードして、パンク選択信号BS0~BSnの対 応するビットを択一的にハイレベルとし、パンクBNK O~BNKnは、対応するパンク選択信号BSO~BS nの択一的なハイレベルを受けて選択的に活性状態とさ れる。しかし、この実施例の場合、バンク選択回路BS は、対応するパンクイネーブル億号BEO~BEnがハ イレベルであることを条件に、営い換えるならば内部パ ンクアドレス信号により指定されるパンクがアクセス可 能な状態であることを条件に、選択的に対応するパンク 選択信号日S0~日Snをハイレベルとする。この結 果、この実施例では、前記図1及び図2の実施例と同様 な作用効果を得つつ、外部のアクセス装置によってアク セス不能なパンクが指定された場合でも該パンクに対す るアクセスを選択的に禁止し、これによってダイナミッ ク型RAM及びメモリモジュールの信頼性を高めること ができる。

【0047】以上の実施例から得られる作用効果は、下記の通りである。すなわち、

(1) 欠陥救済用の冗長素子をそれぞれ含む多数のパンクを備えるダイナミック型RAM等に、各パンクが例え 30 ば冗長素子の設置数より多い欠陥素子が検出され救済しきれずにアクセス不能な状態となったことを記憶するパンクイネーブルレジスタを設けるとともに、アクセス不能となったパンクを含むダイナミック型RAM等をモーストリ・グッド・メモリとして製品出荷することで、アクセス不能となったパンクを含むダイナミック型RAM等を製品として出荷し、その製品歩留りを高めることができるという効果が得られる。

【0048】(2)上記(1)項により、アクセス不能となったパンクを含むダイナミック型RAM等を所定数 40個、チップ状態で組み合わせてメモリモジュールを構成し、このメモリモジュールに、各ダイナミック型RAM等のパンクイネーブルレジスタの記憶内容を読み出し、各ダイナミック型RAM等にアドレス割り当てを行うメモリコントローラを設けることで、アクセス不能となったパンクを含むダイナミック型RAM等を任意なアドレス割り当てで組み合わせ、所望の記憶容量を有するメモリモジュールを容易に構成できるという効果が得られる。

【0049】(3)上記(1)項及び(2)項におい

14

て、上記ダイナミック型RAM等に、パンクイネーブルレジスタの記憶内容に従って各バンクに対するアクセスを選択的に禁止するパンク選択回路を設けることで、ダイナミック型RAM及びメモリモジュールの信頼性を高めることができるという効果が得られる。

【0050】以上、本発明者によってなされた発明を実 施例に基づき具体的に説明したが、この発明は、上記実 施例に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることは言うまでもない。例え ば、図1及び図4において、パンクBNKO~BNKn のメモリアレイMARYは、前述のように、実際にはシ ェアドセンス方式を採り、その周辺回路を含めて複数の サブメモリアレイに分割される。また、メモリアレイM ARYは、必ずしも冗長ワード線及び冗長ピット線を含 むことを必須条件とはしないし、パンクBNKO~BN Knがアクセス不能とされる理由も、冗長素子による欠 陥救済が不能になった場合のみに限定されない。さら に、ロウアドレスデコーダRD又はワード線駆動回路が 指定されたワード線を選択状態とし続けるためのラッチ 20 機能を持ち、実質的なロウアドレスの保持手段として作 用する場合、バンクごとにロウアドレスレジスタRAを 設ける必要はない。ダイナミック型RAMのブロック構 成は種々の実施形態を採りうるし、起動制御信号、アド レス個号ならびに内部制御信号等の名称及び組み合わせ ならびにその有効レベル等も、この実施例による制約を 受けない。

【0051】図2及び図5において、パンクイネーブルレジスタBRの単位パンクイネーブルレジスタUBRの ~UBRnに実質的な記憶素子として設けられるヒューズF1は、例えばPROM(プログラム可能なリードオンリメモリ)やEEPROM(電気的に消去・プログラム可能なリードオンリメモリ)等に置き換えることができるし、各単位パンクイネーブルレジスタの具体的構成及び電源電圧の極性ならびにMOSFETの導電型等は、種々の実施形態をとりうる。

【〇〇52】図3において、ダイナミック型RAM(DRAMO~DRAMm)のパンクBNKO~BNKnに対するアドレス割り当ては、例えば中央処理装置によって行い、メモリモジュールのメモリコントローラMCTLのアドレステーブルに審き込む方法をとることができる。メモリモジュールのブロック構成ならびにバス摂成等はほんの一例であって、本実施例の主旨に制約を与えない。

【0053】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるダイナミック型RAMならびに複数のダイナミック型RAMを組み合わせたメモリモジュールに適用した場合について説明したが、それに限定されるものではなく、例えば、ダイナミック型RAMを基本構成とするシンクロナ50 スDRAM等の各種メモリ集積回路装置や、このような

(9)

特開2000-30487

15

メモリ集積回路装置を含む論理集積回路装置ならびにコンピュータシステム等にも適用できる。この発明は、少なくとも複数のパンクを備える半導体記憶装置ならびにこのような半導体記憶装置を含む装置又はシステムに広く適用できる。

[0054]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、欠陥救済用の冗長素子をそ れぞれ含む多数のパンクを備えるダイナミック型RAM 10 等に、各バンクが例えば冗長素子の設置数より多い欠陥 素子が検出され、救済不能となってアクセス不能な状態 となったことを記憶するパンクイネーブルレジスタを設 けるとともに、アクセス不能となったパンクを含むダイ ナミック型RAM等を、モーストリ・グッド・メモリと して製品出荷する。また、このようなダイナミック型R AM等の所定数個を、チップ状態で組み合わせてメモリ モジュールを構成し、このメモリモジュールに各ダイナ ミック型RAM等のパンクイネーブルレジスタの記憶内 容を読み出し、各パンクにアドレス割り当てを行うメモ 20 リコントローラを設ける。さらに、各ダイナミック型R AM等に、パンクイネーブルレジスタの記憶内容に従っ て各パンクに対するアクセスを選択的に禁止するパンク 選択回路を設ける。これにより、アクセス不能となった パンクを含むダイナミック型RAM等を製品出荷し、ダ イナミック型RAM等の製品歩留りを高めることができ る。また、このようなダイナミック型RAM等を任意な アドレス割り当てで組み合わせ、所望の記憶容量を有す るメモリモジュールを容易に構成できるとともに、ダイ ナミック型RAM等及びメモリモジュールの信頼性を高 30 めることができる。

【図面の簡単な説明】

【図1】この発明が適用されたダイナミック型RAMの 第1の実施例を示すブロック図である。

【図2】図1のダイナミック型RAMに含まれるパンクイネーブルレジスタの一実施例を示す回路図である。

【図3】図1のダイナミック型RAMを含むメモリモジュールの一実施例を示すブロック図である。

16

【図4】この発明が適用されたダイナミック型RAMの 第2の実施例を示すブロック図である。

【図5】図4のダイナミック型RAMに含まれるバンクイネーブルレジスタの一実施例を示す回路図である。 【符号の説明】


BNKO~BNKn……パンク、MARY……メモリア レイ、RD……ロウアドレスデコーダ、RA……ロウア ドレスレジスタ、SA……センスアンプ、WA……ライ トアンプ、MA·····メインアンプ、CDO*~CDk* ······相補共通データ線、WDBO~WDBk······書き込 みデータバス、RDBO~RDBk……読み出しデータ パス、CD……カラムアドレスデコーダ、CA……カラ ムアドレスレジスタ、BA……パンクアドレスレジス タ、BS……パンク選択回路、BSO~BSn……パン ク選択信号、AB……アドレスパッファ、AO~Ai… …アドレス信号又はその入力端子、BR……パンクイネ ーブルレジスタ、BRO~BRn……パンクイネーブル 個号、1B……データ入力パッファ、OB……データ出 カバッファ、DO~Dk……入力又は出力データあるい はその入出力端子、TG……タイミング発生回路、RA S I B ……ロウアドレスストローブ信号又はその入力端 子、CASIB……カラムアドレスストローブ信号又は その入力端子、WEB……ライトイネーブル信号又はそ の入力端子。UBRO~UBRo……単位バンクイネー ブルレジスタ、F1……ヒューズ、V1~V3……イン パータ、G1……クロックドインパータ、N1~N2… …NチャンネルMOSFET。MCTL……メモリコン トローラ、DRAMO~DRAMm……ダイナミック 型RAM、DBO~DBk……データパス、ASB…… アドレスストローブ信号、R/WB……リードライト信 号、ABO~ABp……アドレスパス、RASOB~R ASmB……ロウアドレスストローブ信号、CASOB ~CASmB……カラムアドレスストローブ信号。BE O~BEn…バンクイネーブル信号。

(10)

特開2000-30487

[図1]

図1 ダイナミック型RAMのブロック構成(実施例1)




(11)

特開2000-30487

[图2]

図2 バンクイネーブルレジスタの回路構成(実施例1)




(12)

特開2000-30487

[図3]

図3 メモリモジュールのブロック構成




(13)

特開2000-30487

[図4]

図4 ダイナミック型RAMのブロック構成(実施例2)




(14)

特開2000-30487

[図5]

図 5 バンクイネーブルレジスタの回路構成(実施例 2)



フロントページの続き

(72)発明者 伊藤 豊

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

Fターム(参考) 5B024 AA15 BA18 BA29 CA07 CA15

CA21

5F083 AD00 LA06 ZA10

5L106 AA01 CC01 CC04 CC21 CC31

GG05 GG07